製品情報>ZYNQ搭載 ADCボード「Cosmo-Z」>ソフトウェア情報>内部構造

内部構造

Cosmo-Zの内部構造は次の図のようになっています。

 

(クリックで拡大)

詳細な図面はPDFで提供しています。

解説

クロック

Cosmo-Zの中には3つのクロックドメインがあります。

  1. ADC用のADCクロックドメイン
  2. 低速なCPUインタフェース用の100MHzドメイン。
  3. 高速なAXI DMA転送を実現するための250MHzドメイン。

100MHzと250MHzは同期していますが、ADCクロックとの相関はありません。

ADCクロックは、80MHz,100MHzまたは125MHzで、ダイナミックリコンフィギュレーションによってFPGA動作時に設定されます。

データパス

ADCからのデータは2組4線のLVDS信号で送られてきます。この信号をadc decodeブロックがデコードし、12bitのパラレル信号に直します。

その信号に対して、adcadjモジュールは、オフセットを加えて、ゲインで乗算し、センサやアナログ回路のばらつきを補償します。また、任意時間のディレイを入れることができます。ディレイは最大1023クロックであり、TOFや粒子の飛行時間などを見る際に有効に活用できます。

補償が行われたADCデータは、トリガ検出回路と、トリガ用のディレイ回路に送られます。トリガディレイは、トリガ発生時点より前の波形を得るために入れてあります。

トリガディレイを通ったデータは、非同期FIFOに入れられ、AXIバスへ送られ、メインメモリに格納されます。

トリガ

トリガは、

  1. 任意の値以上
  2. 任意の値以下
  3. 任意の値をクロスした瞬間
  4. ペデスタルレベル(信号がない状態の値)より任意の値、下回った値

で発生させることできます。チャネルごとにトリガ条件は個別に設定できます。

各チャネルのトリガをORし、どこか1つのチャネルでもトリガが発生した場合に、計測を開始します。

将来的には、ORやANDの条件をチャネルごとに設定できるようにします。

 


© 2017 TokushuDenshiKairo Inc. All rights reserved