販売終了製品>特電PCI Express評価ボード>サポートページ

サポートページ

特電 PCI Expressの最新状況

Windows版転送テストアプリをリリース。(平成22年10月25日)

デバイスドライバ V0.75をリリース。(平成22年10月25日)

・新製品 Spartan-6LXTを用いたPCI Expressボード「EXPARTAN-6T」を出荷開始 (平成22年10月9日)


・DMAと割り込みに対応したコア&ドライバをV0.73 βをリリース。(平成22年4月7日)

DDR2 SDRAMコアの説明を作成。(平成22年4月9日)

・DMAと割り込みに対応したコア&ドライバをV7β2を更新。(平成22年4月7日)

WDMデバイスコントローラV0.2をリリースしました。(平成21年5月2日)

・応用製作② 「PCI Expressで作る温度計」をアップロードしました。(平成21年4月28日)

・応用製作① 「PCI Expressでコントロールする扇風機と電球」をアップロードしました。(平成21年3月27日)

使い方のページを執筆開始しました。(平成21年3月25日)

・Version0.55のコアをリリースしました(平成21年3月22日)
Version0.4以降のコアで、SKPとACKが重なったときにデータが読み取り失敗する問題があったのを修正

PCI Express汎用デバイスドライバをリリースしました。(平成21年3月21日)

・サンプルアプリケーションと、PCIeマネージャを更新しました。(平成21年3月21日)

・CPU→アドインカード方向の転送速度が、190MBytes/secに達しました。(平成21年3月21日)

・バースト転送に対応した5回目のIPコアをリリースしました。(平成21年3月12日)

・IPコアのマニュアルを公開しました。(平成21年3月5日)

・マザーボード(もしくはチップセット)とIPコアとの相性の問題を解決しました。(平成21年2月24日)

・基板の出荷を開始しました。 (平成21年2月18日)

 

  • 特電PCI Expressボードの使い方

     

    最新版IPコア & ドライバ&サンプルアプリケーション ダウンロード

    ●コア Version0.73β 平成21年4月7日

    主な更新点

    ・DMAに対応しました(最大DMAサイズは4Mバイト。まだ若干の不具合もあります)

    ・割り込みに対応しました

    ・物理層の構成を全面的に見直しました

    ・PHYチップが、起動時に固まってしまうことがある問題を改善しました

    ・ドキュメントの作成が間に合っていません。詳しい使用方法はお問い合わせください。

    ・取得したベンダID(HEX:1BC8)を埋め込みました

     

    IPコアとFPGAリファレンスデザイン

    基板上のBAR空間をパソコンから自由に操作するアプリケーションです。

    簡単なDMAの実験と、割り込みの実験もできます。

    DDR2メモリへDMA転送することもできますが、まだ安定していません。

     gpio_sample.lzh ダウンロード

     IPコアの使い方(但し、Version 0.5用)

    (最終更新日 平成22年4月23日)

     

     

    PCIe汎用デバイスドライバ New

    WDM版の汎用PCI Expressデバイスドライバです。PCI にも対応しています。

     tkdnpcie.lzh ダウンロード

     ドライバの使い方

    (最終更新日 平成22年10月25日)

     

     

    PCI Express 転送テストアプリケーション New

    メモリ空間の動作を確認するためのアプリケーションです。

    PIO転送、CombinedWrite、DMA転送の速度の比較ができます。

     tkpetestwin.lzh ダウンロード     

     ソースコード一式はこちら

    (最終更新日 平成22年10月25日)

    対応機器

     ・特殊電子回路 PCI Express評価ボード NP1025

     ・特殊電子回路 EXPARTAN-6T

     ・CQ出版 ArriaGX評価ボード

     

     

    PCI Expressマネージャ

    PCI Expressのコンフィギュレーション空間を調査するアプリケーションです

     PCIeMan.lzh ダウンロード

    (最終更新日 平成22年4月23日)

     

    ※ このアプリケーションのご利用には、上記のデバイスドライバ(tkdnpcie.sys、tkdnpcie.dll)が必要です。

    DDR2 SDRAM読み書きサンプル

    400MHzでDDR2メモリを読み書きし、内容が一致しているかどうかを判定するサンプルです。(最終更新日 平成21年2月20日)

     ダウンロードはこちら

    DDR2 SDRAMコアの説明

     

     

     

    使用許諾条件

     

    使用許諾条件は下記のPDFをお読みください。

    特電 PCI Express 互換IPコア 使用許諾契約

     

    要約すると、次のようになります。

     1. ライセンスの形態は「サイトライセンス」である。

     2. 当社からの提供はネットリストで行う。

     3. エンドユーザへの再配布はBitStreamで行ってください。
         (IPコアのネットリスト、キーコードをそのまま再配布することはできません。)

     

    コラム・XILINX ISE11の設定オプションにご注意!

    XILINX FPGAの開発を行うにはXILINX ISE (またはWebPack)が必要ですが、ISE11のデフォルトの設定では、I/O内のフリップフロップが使われる設定になっていません。このため、入出力のタイミングをきっちり作った正確に作ったつもりでも、予期しない遅延が入ってしまって、正確なタイミングを出せないことがあります。周辺ICとのインタフェースにおけるセットアップ・ホールドタイムの不足や、論理合成後のタイミングエラーを引き起こします。

     

    具体的に言うと、

    process(clk) begin

       if(clk'event and clk='1') then

           input_signal_X <= input_signal_X_ip;

           output_signal_X_op <= output_signal_X;

       end if;

    end process;

     

    のように書くと、input_signal_Xやoutput_signal_XにはIOB内のIFFやOFFが適用されることが期待されます。しかし、ISE11ではそうなりません。CLB内の通常のFFが使われてしまいます。

     

    この問題を回避するには、Implement DesignのオプションでProcess Propertyを開き、

     

    次にMap Propertiesタブを開いて、Pack I/O Registers/Latches into IOBsをFor Input and Outputsにします。

     

    論理合成後のDesign Summaryで、IOB Propertiesを見たときに、IFF1やOFF1が使われいれば成功です。

     

    貴方の設計したI/Oは、設計したとおりのタイミングで動くでしょう。

    ISE11では、この設定をしないと、正しく動作しないデザインが出来上がってしまいます。

     

    ボード資料

    PCI Expressボード ハードウェアマニュアル (暫定版 平成21年2月16日)

    回路図

    基板部品面図

    関連商品

    ・特電PCI ExpressIP評価ボード

    ・特電PCI ExpressIP互換コア

    ・MITOUJTAG Pro特別版 (平成21年3月リリース予定)

    ご注文はこちら

    製品のご注文には便利なオンラインショップをご利用ください


© 2015 TokushuDenshiKairo Inc. All rights reserved