[トップ ページ->はじめての方へ->JTAGコネクタピン配置]
|
|
|
|
|
|
||
|
[トップ ページ->はじめての方へ->JTAGコネクタピン配置]
|
||
JTAGコネクタピン配置JTAGの規格ではコネクタのピン配置までは定義されていません。 したがって、各社がまちまちにJTAGコネクタのピン配置を決めています。 このページでは、いろいろなJTAGコネクタのピン配置を紹介します。
間違いを発見されたかたはご連絡いただければ幸いです。
XILINX
9ピンのコネクタは2.54mmピッチの1列コネクタです。万能基板にささる普通のピンヘッダが使えます。 14ピンのコネクタは2.0mmピッチなので、万能基板にはささりません。ただし、フラットケーブルにした場合に、1本1本の信号線の間にGNDが入るので、高速動作させる場合には有利です。 Virtex5など高級FPGAの評価ボードでは、14ピンコネクタのほうが多く使われているようです。
なお、14ピンコネクタのVtstという信号は、試験用のものなので、必ずオープンにしてください。
ALTERA
特に注意点はありません。
ルネサステクノロジ (H-UDI)
コネクタは14ピンの2.54mmピッチで、万能基板に挿さります。 H-UDIのピン番号は、 ============= ⑧⑨⑩⑪⑫⑬⑭ ①②③④⑤⑥⑦ ▲==== ====== となっているので注意してください。他のコネクタのピン番号のつけかたと異なります。
TRST端子は、デバッグ時以外はLにしてください。TRSTがHになっていると、CPUがリセット後に正常に起動しない（デバッグモードに入ってコマンド待ち状態になってしまう）ことが多々あります。
ASEBRK端子はオープンにしてください。 RESET端子はCPUのリセット信号がここにつながります。CPUにハードウェアリセットがかかったことや、デバッガからCPUにリセットをかけることができるようにするためです。 Vrefは、その端子からJTAGケーブルに向けて電流を供給する場合もありますが、基板設計者次第です。
N-Wire (NECエレクトロニクス)
A1～A6まではいろいろと多目的に使われます。GNDになっている場合もあります。ターゲットボード次第なので、オープンにしておけばよいでしょう。 Reset出力と書かれた端子、予約と書かれた端子も、ターゲットボード次第です。
MIPS
RESETとDINTはオープンにしておけばよかったと思います。 KEYと書かれた端子は、逆ざし防止のためのキーとなる場合があります。
PowerPC
JTAGの信号以外に、SRESETや、 HRESET、 CHKSTOP_IN、 CHKSTOP_OUT、 RUN/STOPなど数多くの端子があり、もはやJTAGとはいえなくなっています。
JTAGとして最低限の機能で使用するのであれば、TRST、TDI、TCK、TMS、TDOだけでよかったと思います。
ARM
20ピンのほうはデバッグ用の信号が増えていますが、14ピンでも困ることはありません。
RTCKという信号はTCKがどの周波数まで追従できるかを調べるための信号なので、デバッガが対応していなければオープンで構いません。 DBGREQ,DBTACKもオープンでいいでしょう。 電源出力にはVsupとVtrefの2種類があります。本来はVsupは電流を多く取り出せる端子、Vtrefは電流を少ししか取り出せない端子です。これはJTAGケーブルに電源を供給するためのものと、電源が存在していることを示すためのピンを分けるためです。しかし、実際には多くの基板ではVsupとVtrefは直結されています。
おまけ（CQ7144A）
おまけ（CQ850）
JTAGのTCK、TMS・・のかわりにDCK、DMS・・となっていますが、役割は同じです。 FLMD0はフラッシュROMの書き込み制御用の端子で、オープンにしておいてください。 DRSTは、Hレベルのときデバッグ可能、Lレベルのときデバッグ付加です。 基板の外側で1kΩ程度のプルアップ抵抗をつなぎ、またスイッチでLレベルに落とせるようにしておくとよいでしょう。
|
|
|
Copyright(C) 2009 TokushuDenshiKairo Inc. All rights reserved. |
